Pēdējos gados digitālās videonovērošanas sistēmas ir plaši izmantotas dažādās jomās, piemēram, bankās, lielceļos un ēkās. Digitālajās videonovērošanas sistēmās OSD (ekrāna displeja) tehnoloģija ir neaizstājama sastāvdaļa. OSD nodrošina lietotājiem draudzīgu cilvēka un mašīnas saskarni, ļaujot lietotājiem iegūt vairāk papildu informācijas.
1. Sistēmas sastāvs
Šajā rakstā ieviestā sistēma ir pilnīga videonovērošanas sistēma, kuras pamatā ir TI DSP TMS320DM6? 3 un FPGA. Tas atbalsta 1 video ieejas un 1 video izvades kanālu, kā arī nodrošina tīkla saskarni.
Video ievade tiek realizēta ar TI rentablu video dekodētāju TVP5150A. TVP5150A var realizēt divu saliktu video ieeju vai viena S-video video signāla savākšanu. Reģistrs tiek konfigurēts, izmantojot I2C, un izejas digitālais video signāls atbilst ITU656 standartam.
TVP5150A dekodētais digitālais video signāls tiek pārsūtīts uz DSP caur DM1 6. video pieslēgvietu? 3, un nepieciešamo video apstrādi veic DSP, un pēc tam tīkla interfeiss to izvada uz attālo ierīci. No otras puses, pēc DM6? 3 apstrādā no tīkla saņemtos video datus, tos parāda un izvada SAA7105 caur 2. video portu caur FPGA.
Izejas daļu realizē SAA7105. SAA7105 ir uzņēmuma NXP augstas veiktspējas video kodētājs, kas var nodrošināt saliktu video izeju, VGA video izeju un HDTV augstas izšķirtspējas video signāla izvadi. SAA7105 vadība tiek realizēta arī caur I2C, un tā saņem salikta ITU656 standarta digitālo video signālu.
Video apstrādes daļa realizē TI DSP TMS320DM6 3. DM6? 3 galvenā frekvence var sasniegt 600MHz, un ir divi 20 bitu video porti. Video porti atbalsta tādas digitālās video saskarnes kā BT.656 un Y / C. DM6? 3 integrē arī tīkla MAC, lai realizētu piekļuvi tīklam.
Aparatūras veiktspējas attīstības ātrumu vienmēr ir grūti apmierināt programmatūras vajadzības. Arvien sarežģītākās video apstrādes lietojumprogrammās DSP ir atbildīgs par sarežģītiem video apstrādes uzdevumiem, un resursi kļūst ļoti ierobežoti. Tāpēc šīs sistēmas projektēšanā FPGA tiek izmantota OSD dizaina realizēšanai, kas var samazināt DSP slogu.
OSD ieviešanas daļā tiek izmantots Xilinx XC3S250E. XC3S250E ir Xilinx SPARTAN-3E sērijas FPGA ar 250,000 XNUMX loģiskiem vārtiem.
2. OSD ieviešana
SAA7105 nevar realizēt OSD funkciju, bet to realizē XC3S250E. Galvenā vadības mikroshēma DM6? 3 tikai jāinformē FPGA par parādāmo saturu un pozīciju, un konkrēto darbu veic FPGA. OSD loģiskā blokshēma ir parādīta tāpat kā 2. attēlā.
OSD FPGA, izmantojot EMIFA, saņem OSD datus un vadības instrukcijas no DSP DM6 3, saņem video datus, izmantojot DSP 1. video portu, un video datiem uzliek OSD informāciju un izvada to video kodētājā SAA7105. OSD funkcionālie moduļi ir aprakstīti šādi.
Adrešu dekodēšanas moduļa datu ports ir saskarne ar DSP DM32 6 zemajiem 3 bitu EMIFA datiem, un tā saņem DM6 3 sūtītos datus un vadības informāciju. Šie dati un vadības informācija ir sākotnējie 32 bitu dati, ko nosūtījis DM6 3. Adrešu dekodēšanas modulis saņemtos OSD datus, piemēram, OSD saturu, ievieto FPGA iekšējā FIFO 32 bitu datu formātā. Vadības informāciju galvenokārt izmanto OSD kontrolei, izmantojot vadības reģistru kopumu.
Ir arī video saskarnes modulis, kas tieši savienots ar DSP. Video saskarnes modulis ir savienots ar DSP video portu 2, un tajā tiek glabāti dati un vadības informācija no DSP video porta. Šī vadības informācija tiek tieši pārsūtīta uz OSD daudzkanālu vadības moduli, un vadības informācija tieši kontrolē arī video dekodētāju SAA7105.
OSD vadības loģika izvada no vadības reģistra grupas iegūto vadības informāciju katram OSD funkcionālajam modulim, lai realizētu OSD vadību. Reģistru grupa galvenokārt ir sadalīta divās daļās: viena ir asinhronā reģistra grupa, kas nosūta OSD vadības informāciju, piemēram, atiestatīšanu, OSD iespējošanu un datu platuma izvēli; otra ir sinhronā reģistra grupa, kas galvenokārt kontrolē OSD informāciju par atrašanās vietu.
OSD dekodēšanas modulis izņem datus, kas jāparāda no FIFO atbilstoši vadības loģikas vadības informācijai, un sinhronizācijā ar video datiem tos izvada OSD CLUT modulī. Dati, kas iegūti no FIFO, ir sākotnējie DSP 32 bitu dati, un OSD CLUT modulim nepieciešamie dati ir 8/16 biti, tāpēc OSD izpakošanas modulim 32 bitu dati ir jāizsaiņo atbilstoši datu bāzu biežumam. video ports. 32 bitu dati tiek pārsūtīti uz OSD CLUT moduli ar platumu 8/16.
Vēl viena FIFO moduļa funkcija ir FIFO statusa informācijas pārsūtīšana uz DMA notikumu ģeneratora moduli, piemēram, FIFO full vai FIFO tukšs. DMA notikumu ģenerators uzrauga šos notikumus, un, ja tie notiek, tie tiek nosūtīti uz DM6? 3 pārtraukuma režīmā, lai panāktu pareizas lasīšanas un rakstīšanas operācijas FIFO.
OSD CLUT modulis meklē atbilstošo YCbCr vērtību katra pikseļa datiem, kas saņemti no OSD izpakošanas moduļa, un kontrolē šo OSD CLUT datu izvades secību. Šīs pārveidošanas attiecības DSP pārraida, izmantojot 24 bitu datu portu. OSD CLUT moduļa dati tiek tieši izvadīti uz OSD daudzkanālu kontroliera moduli.
OSD daudzkanālu vadības modulis nosaka izejas video datus saskaņā ar Alfa vadības bitu, kas saņemts no OSD CLUT moduļa. Ja pašreizējā OSD informācija, tas ir, Alfa vadības bits ir derīga, tas izvada OSD datus datu konvertēšanas modulī. Pretējā gadījumā izvadiet sākotnējos video datus, kas saņemti no video saskarnes moduļa, lai realizētu OSD funkciju.
OSD daudzkanālu kontroliera izvadi netiek tieši nosūtīti uz video dekodētāju, bet caur datu konvertēšanas moduli, saskaņā ar īpašiem lietojuma nosacījumiem, tiek veikta nepieciešamā datu formāta konvertēšana. No SAA7105 saskarnes laika var redzēt, ka tad, kad SAA7105 ir konfigurēts salikta video izvadei, nepieciešamie dati ir vienas pulksteņa malas dati. Šobrīd datu konvertēšanas modulis nedara nekādu darbu, un dati, kas saņemti no OSD daudzkanālu vadības moduļa, tiek pārsūtīti neskarti. SAA7105; ja SAA7105 ir konfigurēts VGA vai HDTV izejas režīmā, ir nepieciešami divu pulksteņa malu dati. Šajā laikā datu konvertēšanas modulis pārveido no OSD kontroliera saņemtos vienas pulksteņa malas datus par divējādiem pulksteņa malu datiem un izvada tos video dekodētājā SAA7105.
Var redzēt, ka FPGA ir pabeidzis visu OSD darbu. Ja vēlaties parādīt OSD saturu, DM6? 3 tikai jānosūta vadības instrukcijas FPGA caur EMFIA portu. Šīs instrukcijas, protams, ietver OSD saturu un atrašanās vietas informāciju.
3. OSD vadība
XC3S250E ieviestais OSD dizains veic OSD displeju, pamatojoties uz saņemto OSD atrašanās vietas un satura informāciju, bez ierobežojumiem OSD parādītajam saturam, kas ir ļoti elastīgs un ērts. Turpmāk OSD ķīniešu rakstzīmju displejs tiek izmantots kā piemērs, lai ilustrētu OSD vadības darbību.
Lai pareizi parādītu ķīniešu rakstzīmes, ievades ķīniešu rakstzīmju iekšējais kods ir jāpārvērš attiecīgajā atrašanās vietas kodā. Šai funkcijai mēs izmantojam funkciju Uint32 Code_Converse (neparakstīta char * CodeNPointer), kuras ievade ir rādītājs, norādot uz pārveidojamo ķīniešu rakstzīmi. Atgriešanās vērtība ir atrašanās vietas kods, kas atbilst ķīniešu rakstzīmei. OSD displeju realizē funkcija OSDHZ? Isplay:
void OSDHZ_ Displejs {
Uint8 * pFrame
Uint32 piķis
OSDUTIL_Point * loc
Uint32 kodsQ
OSDHZ? Ont * fonts
Uint8 fgColor
Uint8 bgKrāsa
}
Starp tiem Uint8 * pFrame ir bufera buferis OSD izejai; Uint32 piķis ir pikseļu vērtība, kas tiek parādīta katrā rindā; OSDUTIL_Point * loc ir pirmās rakstzīmes attēlojuma pozīcija; Uint32 CodeQ ir apgabala kods, lai parādītu ķīniešu rakstzīmes; Fonts OSDHZ? Ont * ir fonts, ko izmanto, lai parādītu ķīniešu rakstzīmes; Uint8 fgColor parāda ķīniešu rakstzīmju priekšplāna krāsu; Uint8 bgColor parāda ķīniešu rakstzīmju fona krāsu.
Tāpēc, ja jums ir jāparāda ķīniešu rakstzīmes, jums tikai jāpārvērš ķīniešu rakstzīmes vajadzīgajā kodu sistēmā un pēc tam konvertētais apgabala kods jāievada OSD FPGA. Protams, lai parādītu ķīniešu rakstzīmes, ķīniešu rakstzīmju bibliotēka ir neaizstājama.
citu mūsu produktu:
